査読付き論文、査読付き国際会議、学内報

• 井口, 向殿, "インバータを用いたPLA畳み込み," 情報処理学会論文誌 27-8, Aug. 1986.
• 井口, 向殿, "FPLAのワンカット行畳み込み," 情報処理学会論文誌 27-12, Dec. 1986.
• 井口, 向殿, "PLAのインバータを用いた最大畳み込み," 電子情報通信学会論文誌 Vol.J70-D, No.4, Apr. 1987.
• 井口, 向殿, "不確定入力に対する論理関数の値の定義とその計算アルゴリズム," 明治大学理工学部研究報告, 第9号, Sep. 1993.
• 井口, 向殿, "二分決定木を用いた不確定入力に対する論理関数の値の計算アルゴリズム," 明治大学理工学部研究報告, 第9号, Sep. 1993.
• 井口, 向殿, "静的論理ハザードの構成問題とその最小化," 電子情報通信学会論文誌 Vol.J76-D-I, No.12, Dec. 1993.
• Iguchi, T. Sasao, and M. Munehiro, "On Properties of Kleene TDDs," Proc. of Asia and South Pacific Design Automation conf., Jan. 1997.PS
• Iguchi, T. Sasao, and M. Munehiro, "On Decomposition of Kleene TDD," Proc. of The Sixth Asian Test Symposium, Nov. 1997.
• Iguchi, T. Sasao, M. Munehiro, and A. Iseno, "Realization of Regular Ternary Logic Functions using Double-Rail Logic," Proc. of Asia and South Pacific Design Automation conf., Jan. 1999.PDF
• 井口, 笹尾, 松浦, 伊勢野, "入力の一部が不明である場合の論理関数のハードウェアを用いた評 価法," 電子情報通信学会論文誌D-I,Vol.J82-D-I, No.7, July, 1999.
• Y. Iguchi, T. Sasao, M. Munehiro, and A. Iseno, "A Hardware Simulation Engine based on Decision Diagrams," Proc. of Asia and South Pacific Design Automation conf., Jan. 2000.PDF
• 伊勢野, 井口, "大規模半導体メモリの故障情報格納アルゴリズム," 明治大学技研紀要, Vol.38, No.6, March, 2000.
• Y. Iguchi, T. Sasao, and M. Munehiro, "Implementation of Multiple-Output Logic Functions based on PQMDDs," Proc. of Int'l Symposium on Multiple-Valued Logic, May, 2000.PDF
• T. Sasao, M. Matsuura, and Y. Iguchi, "A cascade realization of multiple-output function for reconfigurable hardware," International Workshop on Logic and Synthesis (IWLS01), Lake Tahoe, CA, June 12-15, 2001. pp.225-230.PDF
• 井口, 笹尾, 松浦, 伊勢野,"決定グラフに基づく論理関数の評価システム,"　電子情報通信学会論文誌　VOL.J84-DI No.6 June 2001. pp.523-530.
• Y. Iguchi, T. Sasao, and M. Matsuura , "Realization of multiple-output functions by reconfigurable cascades, " International Conference on Computer Design :VLSI in Computers & Processors (ICCD-2001), Austin, TX, Sept. 23-26, 2001. pp. 388-393. PDF
• M. Matsuura and T. Sasao, J.T. Butler, and Y. Iguchi, "Bi-partition of shared binary decision diagrams," Workshop on Synthesis And System Integration of MIxed Technologies (SASIMI-2001), Nara, Japan, Oct. 18-19, 2001, pp.172-177. PDF
• T. Sasao, M. Matsuura, Y. Iguchi, and S. Nagayama, "Compact BDD representations for multiple-output functions and their applications to embedded system," IFIP VLSI-SOC'01, Montpellier, France, December 3-5, 2001, pp. 406-411.PDF
• A. Iseno and Y. Iguchi, "A Method for Storing Fail Bit Maps in Burn-in Memory Testers," Proc. of the The First IEEE International Workshop on Electronic Design, Test and Applications, Christchurch, New Zealand January 29-31, 2002.
• S. Nagayama, T. Sasao, Y. Iguchi and M. Matsuura, "Representations of logic functions using QRMDDs," 32th International Symposium on Multiple-Valued Logic (ISMVL-2002), Boston, U.S.A, May 22-24, 2002, pp.261-267.PDF
• T. Sasao, Y. Iguchi and M. Matsuura, "Comparision of decision diagrams for multiple-output logic functions," International Workshop on Logic and　Synthesis (IWLS2002), New Orleans, Louisiana, June 4-7, 2002, pp.379-384. PDF
• T. Sasao, M. Matsuura, and Y. Iguchi, "A design method for irredundant cascades," International Symposium on New Paradigm VLSI Computing, Sendai, Japan, Dec. 12-14, 2002, pp.37-40.
• M. Matsuura, T. Sasao, J.T. Butler, and Y. Iguchi, "Bi-partition of shared binary decision diagrams," IEICE Transactions on Fundamentals of Electronics, Vol.E85-A, No.12, Dec. 2002, pp.2693-2700. PDF
• Y. Iguchi, T. Sasao and M. Matsuura, "Evaluation of multiple-output logic functions using decision diagrams," ASP-DAC 2003, (Asia and South Pacific Design Automation Conference 2003), Kitakyusu, Jan. 21 - 24, 2003, pp. 312-315. PDF
• A. Iseno, Y. Iguchi, and T. Sasao, "Fault diagnosis for RAMs using Walsh spectrum," 6th International Symposium on Representations and Methodology of Future Computing Technologies (Reed-2003), March 10-11, 2003, Trier, Germany. pp.85-92.PDF
• A. Iseno, Y. Iguchi, and T. Sasao, "Fault diagnosis for RAMs using Walsh spectrum," IEICE Trans. Information and Systems, Vol. E87-D, No.3, March 2004, pp. 592-600. PDF
• T. Sasao, H. Nakahara, M. Matsuura and Y. Iguchi, "Realization of sequential circuits by look-up table ring," The 2004 IEEE International Midwest Symposium on Circuits and Systems (MWSCAS 2004), Hiroshima, July 25-28, 2004, pp.I:517-I:520. PDF
• Y. Iguchi, T.Sasao, and M. Matsuura, "A method to evaluate logic functions in the presence of unknown inputs using LUT cascades," 34th International Symposium on Multiple-Valued Logic (ISMVL-2004), Toronto, Canada, May 19-22, 2004, pp. 302-308. PDF
• S. Nagayama, T. Sasao, Y. Iguchi, and M. Matsuura, "Area-time complexities of multi-valued decision diagrams," IEICE Transactions on Fundamentals of Electronics, Vol.E87-A, No.5, pp. 1020-1028, May, 2004. PDF
• H. Qin, T. Sasao, M. Matsuura, K. Nakamura S. Nagayama and Y. Iguchi "A realization of multiple-output functions by a look-up table ring," IEICE Transactions on Fundamentals of Electronics, Vol.E87-A, Dec. 2004, pp.3141-3150. PDF
• H. Qin, T. Sasao, and Y. Iguchi, "An FPGA design of AES encryption circuit with 128-bit keys," GLSVLSI 2005, Chicago, IL, April 17-19, 2005, pp. 147-151. PDF
• K. Nakamura, T. Sasao, M. Matsuura, K. Tanaka, K. Yoshizumi, H. Qin, and Y. Iguchi, "Programmable logic device with an 8-stage cascade of 64K-bit asynchronous SRAMs," Cool Chips VIII, IEEE Symposium on Low-Power and High-Speed Chips, April 20-22, 2005, Yokohama, Japan. PDF
• Y. Iguchi and T. Sasao,"Hardware to compute Walsh coefficients," ISMVL-2005, pp.75-81. (With Figures) PDF
• T. Sasao, Y. Iguchi, T. Suzuki, "On LUT cascade realizations of FIR filters," DSD2005, 8th Euromicro Conference on Digital System Design: Architectures, Methods and Tools, Porto, Portugal, Aug. 30 - Sept. 3, 2005. PDF
• T. Sasao, Y. Iguchi, M. Matsuura, "LUT cascades and emulators for realizations of logic functions," RM2005, Tokyo, Japan, Sept. 5 - Sept. 6, 2005, pp.63-70.
• H. Qin, T. Sasao and Y. Iguchi, "A design of AES encryption circuit with 128-bit keys using look-up table ring on FPGA," IEICE Trans. on Information and Systems, Vol.E89-D, No.3, March 2006, pp.1139-1147. PDF
• K. Nakamura, T. Sasao, M. Matsuura, K. Tanaka, K. Yoshizumi, H. Nakahara and Y. Iguchi, "A memory-based programmable logic device using look-up table cascade with synchronous static random access memories," Japanese Journal of Applied Physics, Vol. 45, No. 4B, 2006, pp. 3295-3300. April, 2006. PDF
• Y. Iguchi, T. Sasao, and M. Matsuura, "On designs of radix converters using arithmetic decompositions," ISMVL-2006, Singapore, May 17-20, 2006.PDF
• Y. Iguchi, T. Sasao, and M. Matsuura, "On designs of radix converters using arithmetic decompositions," ISMVL-2007, Oslo, Norway, May 13-16, 2007.(CD-ROM) PDF
• Y. Iguchi, T. Sasao, and M. Matsuura, "Design methods of radix converters using arithmetic decompositions," IEICE Trans. on Information and Systems, Vol.E90-D, No.6, June 2007, pp.905-914. PDF
• Y. Iguchi, T. Sasao, and M. Matsuura, "On designs of radix converters using arithmetic decompositions," Journal of Multiple-Valued Logic, Vol.XX, No.x, xxx 2007, pp.xxx (accepted).

国内研究会・全国大会（1995年以後）

• 坂東, 鈴木, 井口, 山田, "FPGAによるデバイスシミュレーションエンジンの研究," 第3回 FPGA/PLD Desgin Conf., CMP Japan, July, 1995.
• 鈴木, 坂東, 井口, 山田, "FPGAを用いた実習用仮想マイクロプロセッサの試作," 第3回 FPGA/PLD Desgin Conf., CMP Japan, July, 1995.
• 井口, "畳み込み法を活用したPLAの並列分割," 情報処理学会第51回全国大会 7P-2, Sep. 1995.
• 井口, "畳み込み法を活用したPLAの並列分割," 信学技報 VLD95-91, Dec. 1995.
• 井口, "スタックマシンMUSEの設計 -- Cコンパイラ作成実習のために --," 第7回パルテノ ン研究会, Dec. 1995.
• 松島, 井口, 松崎, "直並列分解によるPLAの面積縮小について," 第34回FTC研究会, Jan. 1996.
• 井口, 笹尾, 松浦, "Kleene TDDの性質について," 第35回FTC研究会, July. 1996.
• 松崎, 松島,　井口,　山田, "相互に接続された複数のPLAに対する並列故障シミュレーション," 第36回FTC研究会, Jan. 1997.
• "CPLD用PLAの分解についての一考察," 情報処理学会第54回全国大会, March 1997.
• "相互に接続されたPLAに対する並列故障シミュレーション," 情報処理学会第54回全国大会, March 1997.
• "分解されたPLAのテスタビリティについて," 情報処理学会第54回全国大会, March 1997.
• 青木, 井口, "半導体メモリの故障情報格納法について," 第10回パルテノン研究会, April, 1997.
• 井口, 来住野, 横山, "メモリバーンイン装置のテスト生成・制御回路のFPGAによる実現," 第37回FTC研究会, July, 1997.
• 井口, 笹尾, 松浦, "Kleene TDDの論理シミュレーションへの応用について," DAシンポジウム '97, 情報処理学会, July, 1997.
• 井口, 来住野, 横山, "メモリバーンイン装置のテストパターン生成・制御回路のFPGAによる実現," 信学技報 FTS- , Oct. 1997.
• 松崎, 松島, 井口, "大規模なAND-OR論理をCPLDで実現する一手法," 第38回FTC研究会, Jan, 1998.
• 井口, 笹尾, "二線式論理を用いた正則三値関数の実現法," 電子情報通信学会全国大会, March, 1998.
• 井口, 笹尾, 松浦, 伊勢野, "二線式論理を用いた正則三値関数の実現法," 第39回FTC研究会, July, 1998.
• 井口, 笹尾, 松浦, 伊勢野, "サイクルベース・シミュレーション・エンジンの一構成法," 第2回 琵琶湖ワークショップ, 信学会, Nov. 1998.
• 富田, 山本, 井口, "デバイス・シミュレーション・エンジンの一構成法," 第90回設計自動化研究会, 情報処理学会, Dec. 1998.
• 井口, 笹尾, 松浦, 伊勢野, "決定グラフに基づいたシミュレーション・エンジン," EDA Techno Fair 1999, Jan. 1999.
• 伊勢野, 井口, 笹尾, 松浦, "決定図に基づくサイクルベース・シミュレーション・エンジン," 信学技報 VLD98-138, March 1999.
• 井口, 笹尾, 松浦, 伊勢野, "ハードウェアを用いた論理関数の評価," DAシンポ'99, 情報処理学会, July, 1999.
• 井口, 笹尾, 松浦, "PQMDDを用いた多出力論理関数の実現," 信学技報 CPSY99-86, Nov. 1999.
• 井口, 笹尾, 松浦, 伊勢野, "決定グラフに基づいたシミュレーション・エンジン," EDA Techno Fair 2000, Jan. 2000.
• 笹尾, 井口, 松浦, "多出力関数のカスケード実現と再構成可能ハードウェアによる実現," "フォールトトレラントシステム研究会, April 2001.
• 笹尾, 松浦, 井口, 永山, "多出力関数のBDDによる表現法とその最適化法," デザインガイア2001, Nov. 2001.
• 平島, 笹尾, 松浦, 井口, ";論理回路のメモリへの分割法," 第5回システムLSIワークショップ, Nov. 2001.
• 松浦, 井口, 笹尾,"BDD を用いた多出力論理関数の評価法に関する検討,"情報処理学会SLDM研究会 No.104 - 020, Jan. 2002.PDF
• 永山忍，笹尾勤，井口幸洋，松浦宗寛 "QRMDDを用いた論理関数の表現法について," 電子情報通信学会VLSI設計技術研究会, VLD2001-142, パシフィコ横浜(2002-01)． PDF
• 伊勢野，井口，笹尾 "Walsh変換を用いた半導体メモリの故障診断法", 電子情報通信学会VLSI設計技術研究会, VLD2002-98, 琵琶湖, (2002-11)．PDF
• 井口、笹尾、”LUTカスケード・アーキテクチャについて、” 平成15年電気学会 電子・情報・システム部門大会、MC2-4、 2003年8月29日〜30日、秋田大学。 PDF
• 伊勢野、井口、笹尾、"音声認識ブラウザとその生成システム," 多値論理研究会、第４号、2003年9月5日,　木更津。 PDF
• 井口、笹尾、、松浦、 ”入力の一部が不明である場合の論理関数のＬＵＴカスケードを用いた評価法、” ＦＴＣ研究会、２００４年１月２２日〜２４日、（函館）。 PDF
• Quin Hui,笹尾　勤,松浦宗寛,永山　忍,中村和之,井口幸洋, "順序回路方式LUTカスケードについて," 電子情報通信学会、第2種研究会・第7回システムLSIワークショップ、 2003年11月25日〜27日、北九州, pp. 311-314. PDF
• 草野将樹、笹尾勤、松浦宗寛、井口幸洋, "順序回路方式LUTカスケードにおけるメモリパッキングについて," 電子情報通信学会VLSI設計技術研究会, VLD2003-109, pp.235-240,小倉(2003-11)． PDF
• Quin Hui, T. Sasao, M. Matsuura, S. Nagayama, K. Nakamura, Y. Iguchi, "Realization of Multiple-output functions by sequential Look-up Table Cascades," 電子情報通信学会、VLSI設計技術研究会, VLD2003-127, pp.13-18, 横浜(2004-01)． PDF
• 井口幸洋・鈴木隆広（明治大）,笹尾 勤 " LUTリングを用いたプログラマブル・コントローラの構成法," 電子情報通信学会 第2種研究会 リコンフィギャラブルシステム研究会（RECONF） 2004年9月15日, pp.41-49. PDF
• 田中克征,吉住謙一,中村和之,笹尾勤,松浦宗寛,Qin Hui,井口 幸洋, "LUTカスケードアーキテクチャによるプログラム可能LSIの開発," 電子情報通信学会、第2種研究会・第8回システムLSIワークショップ, ポスターセッション 2004年11月30日, pp.315-318.
• 覃輝,笹尾勤,井口幸洋," ルックアップ・テーブル・リングを用いた128ビットキーを もつＡＥＳ暗号化回路の設計 ," 電子情報通信学会 VLSI設計技術研究会, 2005年01月26日VLD2004-122. PDF
• 井口幸洋, 笹尾　勤, Walsh係数を計算するハードウェアについて 電子情報通信学会 VLSI設計技術研究会, 2005年03月10-11日(沖縄） PDF
• 笹尾勤, 井口幸洋, 鈴木隆広, "FIRフィルタのLUTカスケードによる実現について," 電子情報通信学会 VLSI設計技術研究会, 2005年03月10-11日(沖縄） PDF
• 竹田育弘，井口幸洋,"流星の自動検出プログラムの開発," 日本天文学会, 2005年秋季年会, 2005年10月6日-8日（札幌） PPT.
• 井口幸洋、 笹尾勤, 松浦宗寛、 “算術分解を用いた基数変換回路の構成法、” 電子情報通信学会、ディペンダブルコンピューティング研究会（高知） 2006年08月1日, DC2006-23. PDF
• 松本孝(市川市役所)，矢澤辰徳・竹田育弘・井口幸洋(明治大学理工学部情報科学科), "デジタルカメラによる太陽黒点観測システムの開発," 日本天文学会，2006年秋季年会，Y10b, p. 285, 2006年9月19日.　PDF
• 井口幸洋、笹尾勤、松浦宗寛, "算術分解を用いた基数変換回路の構成法(2)," 電子情報通信学会、リコンフィギャラブルシステム研究会, RECONF2006-47, 2006-11-30、小倉. PDF
• 井口幸洋、笹尾勤、松浦宗寛, "算術分解を用いた基数変換回路の構成法(3)," 電子情報通信学会 VLSI設計技術研究会(沖縄), 2007年03月7日-9日, VLD2006-135. PDF

解説・講習会その他

• 井口, 向殿, "PLA畳み込みアルゴリズムについて," 明治大学計算センタ年報第18号, Sep. 1986.
• 井口, "VLSIの設計 -- PLAの最適化設計を例にとって --," 電子情報通信学会学生会報第20号, Feb. 1990.
• 井口, "プレゼンテーションソフトを使ってみて," 明大生田視聴覚センタニュース, March, 1995.
• 井口, 早瀬, 山本, "XILINX FPGAへの接続 --SFL とFPGAを使ったビデオ信号発生回路の設計 --," 第６回PARTHENON講習会, July, 1997.
• 伊勢野, 井口, ";電光掲示板を作ろう,";明治大学理工学部夏休み科学教室, Aug. 1998.
• 井口, 伊勢野, "電光掲示板を作ろう,"明治大学理工学部夏休み科学教室, Aug. 1999.
• 井口, 伊勢野, "電光掲示板を作ろう,"明治大学理工学部夏休み科学教室, Aug.2000.
• 井口, "EXCEL入門,"明治大学学生相談室行事, May 2001.
• 井口, "プレゼンテーション技術について -- Power Point入門 --,"明治大学学生相談室行事, June2002.
• 井口,"役にたたない事のすすめ,"明治大学学園便り, 第306号, Jan. 2002.
• 井口, "大学の社会貢献 -- 夏休み科学教室開催 --,"　大学時報, 2002.
• 井口, "研究室紹介,"　栄冠めざしてSpecial, 環境・情報・バイオ特集号2002, 河合塾全国進学情報センター, 2002.
• 井口, "催事報告：表計算EXCEL入門, " 学生相談, 明治大学　March 2003.
• 玉木，井口, "数理パズルを解くプログラムを作ろう," 明治大学理工学部夏休み科学教室, Aug. 2007.